三星与ASML深化High NA EUV合作，瞄准2028年DRAM量产导入

三星电子9月8日确认与ASML扩大在High NA EUV光刻上的合作，并把这套设备的落点明确指向存储：公司规划最快2028年在DRAM高量产制造中导入High NA EUV，称这将是业界首次把该技术用于DRAM量产。同日披露的另一条线索是光罩。三星与台积电、英特尔一同参与ASML的下一代大尺寸光罩计划，把沿用多年的6吋光罩推向6×12吋规格。ASML技术长Marco Pieters表示，大光罩落地后系统产能预期提升约四成，时程是2031年展示试产线、2033年量产。之所以要动光罩，是因为现行标准EUV单次曝光面积上限约800平方毫米；High NA虽然线宽更细，却因光罩偏小压缩了可印刷芯片的最大面积。英特尔目前走双轨路线，一边用6吋光罩加拼接工艺、累计已处理超过100万片300毫米晶圆，一边支持规格演进。台积电计划2030年起在先进制程量产中导入，SK海力士也在评估参与，并同样把2028年设为DRAM导入节点。

High NA EUV此前几乎只在逻辑制程的语境里被讨论，单台设备价格与配套投入都远高于常规EUV，存储厂被认为很难在成本上算得过来。三星把2028年写成DRAM量产节点，等于第一次给这项技术在存储侧划出明确时间表，直接牵动未来两年的存储资本开支节奏和ASML的订单结构——后者的High NA出货此前主要对应逻辑客户。SK海力士同样瞄准2028年，说明这不是单家厂商的孤例，而是AI需求推着存储微缩提速的共同判断。

对ASML而言，High NA的潜在客户池从逻辑扩展到存储，订单能见度和长期装机量的假设都要上修。对三星，抢在2028年首发意味着未来两年DRAM产线的设备预算要为High NA让路，这也是它在存储端重新建立技术领先叙事的一次押注。对同业，台积电把导入时点放在2030年、SK海力士对齐2028年，三条时间线拉开后，设备排产和产能规划的竞争会前移。大光罩若按2033年量产兑现，约四成的产能提升会改变High NA的单位成本测算，但这已是2028年首发之后的事，两条时间线并不重合。